

Lista rozkazów mikrokontrolera Intel 8051

W tabeli przedstawiono listę rozkazów mikrokontrolera 8051, do której stosuje się następujące oznaczenia:

A – 8-bitowy rejestr akumulatora,

B – 8-bitowy rejestr B (tzw. pomocniczy akumulator),

Rn – rejestr roboczy R0...R7 z aktywnego banku określanego kombinacją bitów RS1 i RS0,

Ri – rejestr roboczy (8-bitowy wskaźnik danych), R0 lub Ri,

DPTR – 16-bitowy rejestr, dostępny również jako 2 rejestry 8-bitowe DPH i DPL, adresuje pamięć danych lub programu,

PC – 16-bitowy wskaźnik danych, adresuje pamięć programu,

SP – 8-bitowy wskaźnik stosu,

C – znacznik przeniesienia,

AC – znacznik przeniesienia połówkowego,

OV – znacznik nadmiaru,

adres – 8-bitowy adres komórki wewnętrznej pamięci RAM,

adres11 – 11-bitowy adres komórki pamięci programu,

adres16 – 16-bitowy adres komórki pamięci programu,

dana – 8-bitowy argument bezpośredni,

dana16 – 16-bitowy argument bezpośredni,

bit – 8-bitowy adres bitu wewnętrznej pamięci RAM,

ofset – 8-bitowe przesunięcie w kodzie U2 (-128...+127),

X – w odniesieniu do znaczników oznacza wartość zależną od wyniku działania rozkazu,

@X – adres komórki pamięci zawartej w X,

#X – argument bezpośredni X umieszczany w kodzie programu,

/X – negacja X,

[X] – zawartość komórki pamięci o adresie X,

KB – kilobajt = 2^{10} bajtów = 1024 bajtów,

NKD – naturalny kod dwójkowy.

Tabela. Lista rozkazów mikrokontrolera 8051

Mnemo nik	Argumenty	Działanie	Znaczniki		
			C	OV	AC
Operacje arytmetyczne					
ADD	A,Rn	$A \leftarrow A + Rn$	X	X	X
	A,adres	$A \leftarrow A + [adres]$	X	X	X
	A,@Ri	$A \leftarrow A + [Ri]$	X	X	X
	A,#dana	$A \leftarrow A + dana$	X	X	X
ADDC	A,Rn	$A \leftarrow A + Rn + C$	X	X	X
	A,adres	$A \leftarrow A + [adres] + C$	X	X	X
	A,@Ri	$A \leftarrow A + [Ri] + C$	X	X	X
	A,#dana	$A \leftarrow A + dana + C$	X	X	X
SUBB	A,Rn	$A \leftarrow A - Rn - C$	X	X	X
	A,adres	$A \leftarrow A - [adres] - C$	X	X	X
	A,@Ri	$A \leftarrow A - [Ri] - C$	X	X	X
	A,#dana	$A \leftarrow A - dana - C$	X	X	X
INC	A	$A \leftarrow A + 1$			
	Rn	$Rn \leftarrow Rn + 1$			
	adres	$[adres] \leftarrow [adres] + 1$			

	@Ri DPTR	$[Ri] \leftarrow [Ri] + 1$ $DPTR \leftarrow DPTR + 1$			
DEC	A Rn adres @Ri	$A \leftarrow A - 1$ $Rn \leftarrow Rn - 1$ $[adres] \leftarrow [adres] - 1$ $[Ri] \leftarrow [Ri] - 1$			
MUL	AB	$B_{15...8} A_{7...0} \leftarrow A * B$	0	jeśli $A * B > 255$ to $OV \leftarrow 1$	
DIV	AB	$A_{\text{wynik}} B_{\text{reszta}} \leftarrow A / B$	0	jeśli $B = 0$ to $OV \leftarrow 1$	
DA	A	Korekcja dziesiętna liczb P-BCD po dodawaniu: jeśli $A_{3...0} > 9$ lub $AC = 1$ to $A \leftarrow A + 6$ po czym, jeśli $A_{7...4} > 9$ lub $C = 1$ to $A \leftarrow A + 60h$	X		
Operacje logiczne					
ANL	A, Rn A, adres A, @Ri A, #dana adres, A adres, #dana	$A \leftarrow A \cap Rn$ $A \leftarrow A \cap [adres]$ $A \leftarrow A \cap [Ri]$ $A \leftarrow A \cap \text{dana}$ $[adres] \leftarrow [adres] \cap A$ $[adres] \leftarrow [adres] \cap \text{dana}$			
ORL	A, Rn A, adres A, @Ri A, #dana adres, A adres, #dana	$A \leftarrow A \cup Rn$ $A \leftarrow A \cup [adres]$ $A \leftarrow A \cup [Ri]$ $A \leftarrow A \cup \text{dana}$ $[adres] \leftarrow [adres] \cup A$ $[adres] \leftarrow [adres] \cup \text{dana}$			
XRL	A, Rn A, adres A, @Ri A, #dana adres, A adres, #dana	$A \leftarrow A \oplus Rn$ $A \leftarrow A \oplus [adres]$ $A \leftarrow A \oplus [Ri]$ $A \leftarrow A \oplus \text{dana}$ $[adres] \leftarrow [adres] \oplus A$ $[adres] \leftarrow \text{dana} \oplus A$			
CLR	A	$A \leftarrow 0$			
CPL	A	$A \leftarrow /A$			
RL	A	Rotacja bitów A w lewo			
RLC	A	Rotacja bitów A w lewo przez C	X		
RR	A	Rotacja bitów A w prawo			
RRC	A	Rotacja bitów A w prawo przez C	X		
SWAP	A	$A_{7...4} \leftrightarrow A_{3...0}$			
Operacje przesylu – pamięć wewnętrzna					

MOV	A,Rn A,adres A,@Ri A,#dana Rn,A Rn,adres Rn,#dana adres,A adres,Rn adres1,adres2 adres,@Ri adres,#dana @Ri,A @Ri,adres @Ri,#dana DPTR,#dana16	$A \leftarrow Rn$ $A \leftarrow [adres]$ $A \leftarrow [Ri]$ $A \leftarrow dana$ $Rn \leftarrow A$ $Rn \leftarrow [adres]$ $Rn \leftarrow dana$ $[adres] \leftarrow A$ $[adres] \leftarrow Rn$ $[adres1] \leftarrow [adres2]$ $[adres] \leftarrow [Ri]$ $[adres] \leftarrow dana$ $[Ri] \leftarrow A$ $[Ri] \leftarrow [adres]$ $[Ri] \leftarrow dana$ $DPTR \leftarrow dana16$			
XCH	A,Rn A,adres A,@Ri	$A \leftrightarrow Rn$ $A \leftrightarrow [adres]$ $A \leftrightarrow [Ri]$			
XCHD	A,@Ri	$A_{3...0} \leftrightarrow [Ri]_{3...0}$			
PUSH	adres	$[SP] \leftarrow adres, SP \leftarrow SP+1$			
POP	adres	$[adres] \leftarrow [SP], SP \leftarrow SP-1$			
Operacje przesyłu – zewnętrzna pamięć danych					
MOVB	A,@Ri A,@DPTR @Ri,A @DPTR,A	$A \leftarrow [Ri]$ $A \leftarrow [DPTR]$ $[Ri] \leftarrow A$ $[DPTR] \leftarrow A$			
Operacje przesyłu – pamięć programu					
MOVC	A,@A+PC A,@A+DPTR	$A \leftarrow [A+PC]$ $A \leftarrow [A+DPTR]$			
Operacje na bitach					
CLR	C bit	$C \leftarrow 0$ $bit \leftarrow 0$	0		
SETB	C bit	$C \leftarrow 1$ $bit \leftarrow 1$	1		
CPL	C bit	$C \leftarrow \neg C$ $bit \leftarrow \neg bit$	X		
ANL	C,bit C,/bit	$C \leftarrow C \cap bit$ $C \leftarrow C \cap \neg bit$	X X		
ORL	C,bit C,/bit	$C \leftarrow C \cup bit$ $C \leftarrow C \cup \neg bit$	X X		
MOV	C,bit bit,C	$C \leftarrow bit$ $bit \leftarrow C$	X		
Skoki bezwarunkowe					
ACALL	adres11	wywołanie podprogramu: $SP \leftarrow SP+1, [SP] \leftarrow PC_{7...0}$ $SP \leftarrow SP+1, [SP] \leftarrow PC_{15...8}$ $PC \leftarrow adres11$			
LCALL	adres16	wywołanie podprogramu:			

		$SP \leftarrow SP+1, [SP] \leftarrow PC_{7...0}$ $SP \leftarrow SP+1, [SP] \leftarrow PC_{15...8}$ $PC \leftarrow \text{adres}_{16}$			
RET		powrót z podprogramu: $PC_{15...8} \leftarrow [SP], SP \leftarrow SP-1$ $PC_{7...0} \leftarrow [SP], SP \leftarrow SP-1$			
RETI		powrót z obsługi przerwania: $PC_{15...8} \leftarrow [SP], SP \leftarrow SP-1$ $PC_{7...0} \leftarrow [SP], SP \leftarrow SP-1$ odblokowanie przerwań o równym lub niższym priorytecie			
SJMP	offset	$PC \leftarrow PC + \text{offset}$			
AJMP	adres ₁₁	$PC_{10...0} \leftarrow \text{adres}_{11}$ działa w obrębie 2 pierwszych KB kodu programu!			
LJMP	adres ₁₆	$PC \leftarrow \text{adres}_{16}$			
JMP	@A+DPTR	$PC \leftarrow A + DPTR$			
Skoki warunkowe					
JC	offset	jeśli C=1 to $PC \leftarrow PC + \text{offset}$			
JNC	offset	jeśli C=0 to $PC \leftarrow PC + \text{offset}$			
JB	offset	jeśli bit=1 to $PC \leftarrow PC + \text{offset}$			
JNB	offset	jeśli bit=0 to $PC \leftarrow PC + \text{offset}$			
JBC	bit,offset	jeśli bit=1 to $PC \leftarrow PC + \text{offset}$ i bit ← 0			
JZ	offset	jeśli A=0 to $PC \leftarrow PC + \text{offset}$			
JNZ	offset	jeśli A≠0 to $PC \leftarrow PC + \text{offset}$			
CJNE	A,adres,offset A,#dana,offset Rn,#dana,offset @Ri,#dana,offset	jeśli A≠[adres] to $PC \leftarrow PC + \text{offset}$ jeśli A≠dana to $PC \leftarrow PC + \text{offset}$ jeśli Rn≠dana to $PC \leftarrow PC + \text{offset}$ jeśli [Ri]≠dana to $PC \leftarrow PC + \text{offset}$	jeśli A<[adres] w sensie NKD to C ← 1 jeśli A<dana w sensie NKD to C ← 1 jeśli Rn<dana w sensie NKD to C ← 1 jeśli [Rn]<dana w sensie NKD to C ← 1		
DJNZ	Rn,offset adres,offset	$Rn \leftarrow Rn-1$ i jeśli Rn≠0 to $PC \leftarrow PC + \text{offset}$ $[\text{adres}] \leftarrow [\text{adres}]-1$ i jeśli $[\text{adres}] \neq 0$ to $PC \leftarrow PC + \text{offset}$			
NOP		nic nie rób			